SeniorFPGA Developer

Progetto di lavoro per un fornitore globale di soluzioni di test, monitoraggio e garanzia per telecomunicazioni, cloud, imprese, primi soccorritori, militari, aerospaziale e ferroviario. Un leader nelle tecnologie di gestione della luce per il rilevamento 3D, anti-contraffazione, elettronica di consumo, industriale, automobilistica, governativa e aerospaziale. Le persone che lavorano a questo progetto sono appassionate nel supportare il successo dei clienti e accogliamo coloro che portano il loro meglio ogni giorno in azienda – per mettere in discussione, collaborare e spingere per soluzioni che delizieranno i nostri clienti.

Responsabilità

Stiamo cercando un ingegnere FPGA di livello principale/staff — un'autorità tecnica riconosciuta — per possedere l'architettura FPGA per i nostri prodotti all'avanguardia di test e misurazione delle comunicazioni. Il candidato di successo definirà e guiderà l'architettura FPGA end-to-end, inclusi i trade-off make/buy su IP, floorplanning e strategia di chiusura temporale per design multi-gigabit, e approccio DFX, utilizzando Verilog/SystemVerilog/VHDL e strumenti di simulazione, sintesi, posizionamento e routing e verifica formale/UVM leader del settore. Questa persona servirà come punto finale di escalation tecnica per problemi di progettazione e debug FPGA all'interno del team, mentorerà altri ingegneri FPGA e guiderà il debug delle cause radice di problemi di silicio e avvio della scheda che non potrebbero essere risolti altrove.

Competenze richieste

• Laurea BS o MS in Ingegneria Elettrica e/o Informatica con un minimo di 12-15 anni di esperienza pertinente, inclusi almeno 5+ anni specificamente nell'architettura e chiusura temporale su design FPGA basati su SerDes/transceiver multi-Gbps.
• Competenza dimostrata nell'architettura e implementazione di design FPGA ad alta velocità utilizzando Verilog/SystemVerilog e/o VHDL richiesta.
• Profonda esperienza pratica con transceiver FPGA, hard IP e PLL — inclusa la chiusura temporale, equalizzazione e debug del link a velocità multi-Gbps — richiesta (non esposizione incidentale).
• Esperienza dimostrata nella chiusura temporale e nel debug di problemi a livello di link su Ethernet ad alta velocità (10M a 1.6T) e stack di protocolli IP in design di produzione.
• Competenza provata con interfacce e moduli ottici (SFP, QSFP) in prodotti spediti.
• Profonda conoscenza operativa di VLAN, MPLS, VPLS e Voce/Video su IP (VoIP, IPTV).
• Esperienza estesa con dispositivi FPGA AMD o Altera e le loro catene di strumenti di implementazione complete, incluse tecniche avanzate di chiusura temporale e floorplanning.
• Esperienza provata con metodologie di verifica formale e/o basate su UVM, non limitata a testbench diretti.
• Tracciato di successi nella realizzazione di design FPGA dall'architettura alla produzione in volume, inclusi trade-off a livello di sistema tra HW/FW.
• Esperienza con il controllo delle versioni utilizzando Git o strumenti simili.
• Eccezionali capacità di comunicazione scritta e orale, inclusa la capacità di mentore ingegneri e comunicare decisioni architettoniche con le parti interessate in tutto il mondo.
• Eccezionali capacità analitiche e organizzative, con un impegno intransigente per l'accuratezza e il rigore tecnico in un ambiente di prodotto frenetico.

Competenze gradite

• Brevetti o lavori pubblicati in architettura FPGA, design digitale ad alta velocità o DSP.
• Esperienza nella definizione di strategie di test per test di conformità multi-Gbps (particolarmente rilevante per lo sviluppo di prodotti T&M).
• Esperienza con microprocessori generali e sistemi DSP, PCIe, design di schede digitali ad alta velocità, design di PLL e condizionamento del segnale analogico.
• Esperienza di simulazione utilizzando Siemens Questa, Aldec Riviera o strumenti simili.
• Contributo o profonda familiarità con metodologie di verifica aperte (ad es., cocotb, contributi della comunità UVM).
• Utilizzo di strumenti di intelligenza artificiale generativa per assistere nel concetto e nell'implementazione di design FPGA.